美国加州大学戴维斯分校(University of California-Davis)电机系学生设计出一款号称1000核心的处理器，其中包含6.21亿个晶体管，支持每秒1.78兆次指令的运算效能与终J传输速率。

这款1000核心的处理器名为“KiloCore”，据称是今Z节能的多核心处理器。它在日前于夏威夷檀香山举办的“2016 年超大型积体技术暨电路研讨会”(Symposia on VLSI Technology & Circuits)上首度现身。

带领该芯片架构设计团队的该校电子与计算机工程系教授Bevan Baas表示：“据我们所知，它是世界上DY个1000核心的处理器芯片，具备Z高速率的频率。”

根据Baas研究团队进行的分析指出，虽然业界持续开发出其他多核心处理器芯片，但没有一款超过300核心。这些高核心数的处理器芯片中多半都是为了研究用途而开发的，很少真正能商用化上市。但KiloCore芯片已实际进行制造与执行了——它采用了IBM 32-nm PD-SOI CMOS技术制造。

KilCore的基本架构是“多重指令/多重数据”(MIMD)，每一个七阶管线核心都是通用单元，包含72个指令集以及单一指令/周期。研究团队表示，有别于GPU级芯片不同，KilCore没有一种指令集基于特定算法。

KilCore在1.1V下支持高达每秒1.78兆次指令的运算效能、1.78GHz的频率速度：在0.84V与1GHz时的功耗约13.1W，而在0.56V与115MHz时则可达到5.8 pJ/Op的峰值功率效率。

每个核心均能独立供电，而且可以在无须执行任务时断电以降低漏电。相较于快取的架构，每一个处理器都能在不同的位置分层中储存指令与数据，包括本地内存、一或多个邻近处理器、芯片上独立内存模块或外部内存等。

每个处理器都经由高通量电路交换网络、分组交换网络(芯片形式)进行通信。研究团队表示，采用像‘虫洞’(wormhole)的路径，使其从芯片上的协同处 理器提供运算的能量开销较低。也就是说，从相邻或附近核心而来的信息，将可透过‘电路’网络路由；而从更远的处理器矩阵而来的信息，则透过封包网络进行传送。

每个核心都有南北东西向的通信缓冲信道，以及用于主处理器通信的第五信道；在1.1V时的每路由器Z大传输速率为45.5 Gbps，在1.1V时则可达9.1 Gbps的每端口传输速率。

在0.9V供电电压下，3.36mW的Z大传输率为27.1Gbps；而在0.67电压时，429 µW的Z大传输速率为8.1 Gbps。

KiloCore的1000核心处理器、1000封包路由器以及12个独立的内存，都经由本地振荡器进行频率控制，但无需使用PLL或改变频率，可在1-5个频率周期内暂停以及在不到1频率周期内重新启动，以降低功枆。该芯片尺寸约8mm2，搭载32排32颗处理器核心(共992颗核心)，而剩下的8颗核心以及内存则置于Z后一排。

采用多核心数组的一项挑战就是任务排程，以及保持所有的核心持续运转。研究团队打造出一款编程模型与编译程序，透过多步骤过程进行编程来分配所有的处理器任务。然而，为了利用现有的封装技术，研究人员在测试时仅用了中央的160颗核心，未来还必须进一步测试完整的芯片性能。

高一些核心数组工作的一个主要挑战是安排任务，并保持所有内核忙碌。该团队已经创建了一个编程模型和编译程序;他们说，编程是通过多步骤的过程，分配方案的处理器。然而，利用现有的包装，只有中央160内核在测试中被供电的，全芯片的性能数据被假定为推断。

每个处理器核心可以独立作业，相较于GPU等处理器所使用的谓“单指令多数据”(SIMD)途径，基本上可说是一种较更活的途径；其想构在于将应用划分成多个小单元，每一个应用单元都能在不同的处理器上平行处理，从而以较低能耗实现高吞吐量。Baas并补充说，KiloCore是Z节能的多核心芯片。

例如，1000核心处理器每秒可执行1150亿条指令，而功耗仅0.7W，低至足以用一颗AA电池就能供电。相较于目前的笔记本电脑处理器，KiloCore芯片的效能更高100倍，且更具能效。

研究人员已经为该芯片开发出各种应用，包括无线编码/译码、处理、加密，以及其他有关大量平行资料运算的应用，例如科学数据应用以及数据中心记录处理。